본 발명에 따른 델타 시그마 변조 방식을 이용한 아날로그 디지털 변환기는, SAR(success approximation register) 로직을 이용하여 입력신호(VIN)로부터 N비트의 MSB(most significant bit)를 생성하는 코스(Coarse) 아날로그 디지털 변환부(ADC)와, 델타 시그마 루프를 이용하여 상기 입력신호를 다단 적분한 후 기준 전압과의 비교를 통해 M비트의 출력1을 생성하는 증가형(incremental) 델타 시그마 변조부와, 상기 증가형 델타 시그마 변조부의 2차 적분 출력을 제공받아 3차 적분한 후 기준 전압과의 비교를 통해 L비트의 출력2를 생성하는 확장형 카운팅부와, 상기 MSB, 상기 출력1 및 상기 출력2를 제공받아 최종의 디지털 출력을 생성하는 데시메이션 필터 및 레지스터를 포함할 수 있다.