File Download
There are no files associated with this item.
SFX Link
- Find it @ UNIST can give you direct access to the published full text of this article. (UNISTARs only)
- Kim, Kyung Rok
- Nano-Electronic Emerging Devices Lab.
Views & Downloads
Detailed Information
Cited time in 
Cited time in 
Cited time in
Metadata Downloads
Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.assignee | 울산과학기술원 | - |
| dc.contributor.author | 장이산 | - |
| dc.contributor.author | 정재원 | - |
| dc.contributor.author | 김경록 | - |
| dc.contributor.author | 신선해 | - |
| dc.date.accessioned | 2024-01-23T19:40:25Z | - |
| dc.date.application | 2015-07-10 | - |
| dc.date.available | 2024-01-23T19:40:25Z | - |
| dc.date.registration | 2016-12-19 | - |
| dc.description.abstract | 본 발명에 따른 3진수 논리회로는 전원전압 (VDD와 GND) 사이에 직렬로 연결 된 풀업 소자(100)와 풀다운 소자(200) 그리고 입력전압(VIN)과 출력전압(VOUT) 을 포함하되, 상기 입력전압(VIN)에 의해 모두 꺼진 경우, 상기 풀업 소자(100)와 상기 풀다운 소자(200)가 모두 출력전압(VOUT)에만 영향을 받는 단순 저항으로 동작하며 전압 분배를 통해 제 3의 진수 (“1” 상태)를 형성하고, 상기 풀업 소자(100) 또는 풀다운 소자(200)의 한쪽만 켜져 전류를 흘려주게 되면 VDD(“2”상태) 또는 GND(“0” 상태)가 출력전압(VOUT)으로 출력되도록 하여, BIT DENSITY를 확연히 높일 수 있는 효과가 있다. | - |
| dc.identifier.patentApplicationNumber | 10-2015-0098638 | - |
| dc.identifier.patentRegistrationNumber | 10-1689159 | - |
| dc.identifier.uri | https://scholarworks.unist.ac.kr/handle/201301/71209 | - |
| dc.title.alternative | STANDARD TERNARY INVERTER LOGIC CIRCUIT | - |
| dc.title | 3진수 논리회로 | - |
| dc.type | Patent | - |
| dc.publisher.country | KO | - |
| dc.type.iprs | 특허 | - |
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.