Detailed Information
Cited time in 
Cited time in 
Cited time in
Metadata Downloads
Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.assignee | 울산과학기술원 | - |
| dc.contributor.author | 강예성 | - |
| dc.contributor.author | 강석형 | - |
| dc.date.accessioned | 2024-01-23T19:06:20Z | - |
| dc.date.application | 2018-02-28 | - |
| dc.date.available | 2024-01-23T19:06:20Z | - |
| dc.date.registration | 2019-04-04 | - |
| dc.description.abstract | 본 발명은 삼진 트랜지스터를 사용한 NAND 게이트로 구성된 1개의 NMIN(not MIN) 게이트, 이진 트랜지스터 및 삼진 트랜지스터를 사용하여 구성된 1개의 양-삼진 인버터(positive ternary inverter, PTI), 이진 트랜지스터 및 삼진 트랜지스터를 사용하여 구성된 1개의 NSHIFT(NOT-SHIFT) 게이트, 삼진 트랜지스터를 사용하여 구성된 1개의 표준 삼진 인버터(standard ternary inverter, STI), 삼진 트랜지스터를 사용하여 구성된 1개의 OAI21(OR-AND-INVERT) 게이트, 및 삼진 트랜지스터를 사용하여 구성된 1개의 AOI21(AND-OR-INVERT) 게이트를 포함하되, NMIN 게이트, PTI, NSHIFT, STI, OAI21게이트 및 AOI21 게이트의 트랜지스터의 연결 구조는 서로 상이한 것인 1×1 삼진 곱셈기를 제공한다. | - |
| dc.identifier.patentApplicationNumber | 10-2018-0024614 | - |
| dc.identifier.patentRegistrationNumber | 10-1967872 | - |
| dc.identifier.uri | https://scholarworks.unist.ac.kr/handle/201301/70360 | - |
| dc.title.alternative | TERNARY MULTIPLIER | - |
| dc.title | 삼진 곱셈기 | - |
| dc.type | Patent | - |
| dc.publisher.country | KO | - |
| dc.type.iprs | 특허 | - |
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.