삼진 곱셈기

Abstract

본 발명은 삼진 트랜지스터를 사용한 NAND 게이트로 구성된 1개의 NMIN(not MIN) 게이트, 이진 트랜지스터 및 삼진 트랜지스터를 사용하여 구성된 1개의 양-삼진 인버터(positive ternary inverter, PTI), 이진 트랜지스터 및 삼진 트랜지스터를 사용하여 구성된 1개의 NSHIFT(NOT-SHIFT) 게이트, 삼진 트랜지스터를 사용하여 구성된 1개의 표준 삼진 인버터(standard ternary inverter, STI), 삼진 트랜지스터를 사용하여 구성된 1개의 OAI21(OR-AND-INVERT) 게이트, 및 삼진 트랜지스터를 사용하여 구성된 1개의 AOI21(AND-OR-INVERT) 게이트를 포함하되, NMIN 게이트, PTI, NSHIFT, STI, OAI21게이트 및 AOI21 게이트의 트랜지스터의 연결 구조는 서로 상이한 것인 1×1 삼진 곱셈기를 제공한다.