Detailed Information
Cited time in 
Cited time in 
Cited time in
Metadata Downloads
Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.assignee | 울산과학기술원 | - |
| dc.contributor.author | 강석형 | - |
| dc.contributor.author | 임태호 | - |
| dc.contributor.author | 김선민 | - |
| dc.date.accessioned | 2024-01-23T18:39:38Z | - |
| dc.date.application | 2017-12-29 | - |
| dc.date.available | 2024-01-23T18:39:38Z | - |
| dc.date.registration | 2018-12-05 | - |
| dc.description.abstract | 스태틱 삼진 게이트를 설계하는 방법에 연관되며, 삼진 논리에 대응하는 진리표를 생성하는 단계; 상기 진리표를 이용하여 풀업, 풀다운 회로에 대한 스위칭 테이블을 생성하는 단계; 상기 스위칭 테이블의 하프 VDD와 VDD/GND 패스(Path)를 생성하는 단계; 상기 스위칭 테이블을 곱의 합(Sum Of Product) 표현으로 변환하는 단계; 곱의 합 표현으로 변환되는 상기 스위칭 테이블을 퀸맥클러스키(Quine-McCluskey) 알고리즘을 이용하여 최소화하는 단계; 및 상기 스위칭 테이블로부터 트랜지스터를 선택하는 단계를 포함할 수 있다. | - |
| dc.identifier.patentApplicationNumber | 10-2017-0183831 | - |
| dc.identifier.patentRegistrationNumber | 10-1928223 | - |
| dc.identifier.uri | https://scholarworks.unist.ac.kr/handle/201301/70168 | - |
| dc.title.alternative | APPARATUS FOR TERNARY LOGIC CIRCUIT | - |
| dc.title | 삼진 논리 회로 장치 | - |
| dc.type | Patent | - |
| dc.publisher.country | KO | - |
| dc.type.iprs | 특허 | - |
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.