<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:dc="http://purl.org/dc/elements/1.1/" version="2.0">
  <channel>
    <title>Repository Collection:</title>
    <link>https://scholarworks.unist.ac.kr/handle/201301/148</link>
    <description />
    <pubDate>Sun, 05 Apr 2026 01:59:19 GMT</pubDate>
    <dc:date>2026-04-05T01:59:19Z</dc:date>
    <item>
      <title>삼진 순차 회로 장치</title>
      <link>https://scholarworks.unist.ac.kr/handle/201301/70638</link>
      <description>Title: 삼진 순차 회로 장치
Author(s): 강석형; 이세기; 김선민
Abstract: 네 개의 에지에서 트리거되는 삼진 플립플롭에 연관되며, 삼진 클록 신호를 입력 받아 를 출력하는 삼진 클록 인버터, 상기 를 입력 받아 En을 출력하는 인버터, 입력 신호 D를 입력 받아 를 출력하고 세 개의 트랜스미션 게이트와 두 개의 표준 삼진 인버터를 포함하는 제1 래치부, 상기 입력 신호 D를 입력 받아 상기 를 출력하고 세 개의 트랜스미션 게이트와 두 개의 표준 삼진 인버터를 포함하는 제2 래치부 및 를 입력 받아 Q를 출력하는 표준 삼진 인버터를 포함한다.</description>
      <guid isPermaLink="false">https://scholarworks.unist.ac.kr/handle/201301/70638</guid>
    </item>
    <item>
      <title>삼진 곱셈기</title>
      <link>https://scholarworks.unist.ac.kr/handle/201301/70360</link>
      <description>Title: 삼진 곱셈기
Author(s): 강예성; 강석형
Abstract: 본 발명은 삼진 트랜지스터를 사용한 NAND 게이트로 구성된 1개의 NMIN(not MIN) 게이트, 이진 트랜지스터 및 삼진 트랜지스터를 사용하여 구성된 1개의 양-삼진 인버터(positive ternary inverter, PTI), 이진 트랜지스터 및 삼진 트랜지스터를 사용하여 구성된 1개의 NSHIFT(NOT-SHIFT) 게이트, 삼진 트랜지스터를 사용하여 구성된 1개의 표준 삼진 인버터(standard ternary inverter, STI), 삼진 트랜지스터를 사용하여 구성된 1개의 OAI21(OR-AND-INVERT) 게이트, 및 삼진 트랜지스터를 사용하여 구성된 1개의 AOI21(AND-OR-INVERT) 게이트를 포함하되, NMIN 게이트, PTI, NSHIFT, STI, OAI21게이트 및 AOI21 게이트의 트랜지스터의 연결 구조는 서로 상이한 것인 1×1 삼진 곱셈기를 제공한다.</description>
      <guid isPermaLink="false">https://scholarworks.unist.ac.kr/handle/201301/70360</guid>
    </item>
    <item>
      <title>삼진 논리 회로 장치</title>
      <link>https://scholarworks.unist.ac.kr/handle/201301/70168</link>
      <description>Title: 삼진 논리 회로 장치
Author(s): 강석형; 임태호; 김선민
Abstract: 스태틱 삼진 게이트를 설계하는 방법에 연관되며, 삼진 논리에 대응하는 진리표를 생성하는 단계; 상기 진리표를 이용하여 풀업, 풀다운 회로에 대한 스위칭 테이블을 생성하는 단계; 상기 스위칭 테이블의 하프 VDD와 VDD/GND 패스(Path)를 생성하는 단계; 상기 스위칭 테이블을 곱의 합(Sum Of Product) 표현으로 변환하는 단계; 곱의 합 표현으로 변환되는 상기 스위칭 테이블을 퀸맥클러스키(Quine-McCluskey) 알고리즘을 이용하여 최소화하는 단계; 및 상기 스위칭 테이블로부터 트랜지스터를 선택하는 단계를 포함할 수 있다.</description>
      <guid isPermaLink="false">https://scholarworks.unist.ac.kr/handle/201301/70168</guid>
    </item>
    <item>
      <title>근사연산을 이용한 FIR필터 연산방법</title>
      <link>https://scholarworks.unist.ac.kr/handle/201301/70122</link>
      <description>Title: 근사연산을 이용한 FIR필터 연산방법
Author(s): 강예성; 강석형
Abstract: 본 발명은 FIR필터의 덧셈기를 근사연산 덧셈기로 교체하는 단계 및 FIR필터 덧셈기를 근사연산 덧셈기로 교체 시 설정된 연산 알고리즘에 따라 합성작업을 하는 단계를 포함하되, 연산 알고리즘은, 근사 연산덧셈기의 숫자열을 정확부분(accurate part)과 교체부분(inaccurate part)로 구분하여, 교체부분의 숫자열을 근사 교체하는 근사연산을 이용한 FIR필터 연산방법을 제공한다.

상기한 바에 따르면 FIR 필터에서 기존의 가산/감산기(adder/subtractor)을 자동화된 합성 flow를 가진 가산/감산법으로 대체함으로써 에너지 소비를 줄일 수 있다.</description>
      <guid isPermaLink="false">https://scholarworks.unist.ac.kr/handle/201301/70122</guid>
    </item>
  </channel>
</rss>

